机译:使用Virtex-5和Virtex-6 FPGA有效实现基于S-Box的质数减少残差|科学出版物
机译:使用Virtex-5和Virtex-6 FPGA有效实现了基于S-Box的质数减少后的残差
机译:使用减少的质数余数有效地实现S-Box的FPGA
机译:基于使用Virtex-5 FPGA的素数减少的S盒资源高效实现
机译:基于AND / XOR表达式的高效FPGA实现。
机译:基于面向嵌入式图像处理的FPGA的高效智能CMOS相机
机译:使用FPGA的BCD乘法器有效实现
机译:基于FpGa的定制嵌入式控制器的实现